1. ホーム
  2. ナレッジ・ベース
  3. Mixtile Core 3588E
  4. はじめに
  5. Introduction to Mixtile Core 3588E

Introduction to Mixtile Core 3588E

概要

Mixtile Core 3588E (hereinafter referred to as Core 3588E) is a compact SoM powered by Rockchip 3588, a high-performance low-power AIoT processor that integrates quad-core Cortex-A76 and quad-core Cortex-A55. Capable of delivering up to 6 TOPS AI performance, Core 3588E targets a wide range of applications, including ARM-based PCs, Edge Computing devices, personal mobile internet devices, and other digital multimedia applications.

図1.コア3588E
図2.Core 3588Eの主要コンポーネント

主な特徴

  • 優れたビデオ処理能力
    • 8Kp60ビデオデコーディング（H.264/H.265/VP9）
    • 8Kp30ビデオエンコーディング（H.264/H.265）
    • JPEGエンコードとデコード
  • 堅牢な画像処理機能
    • ハイダイナミックレンジ（HDR）
    • 3A
    • LSC
    • 3DNR、2DNR
    • シャープニング
    • デヘイズ
    • 魚眼補正
    • ガンマ補正
    • 画像プリプロセッサとポストプロセッサ
  • 強力なAIパフォーマンス
    • 6 トップス
    • int4/int8/int16/fp16
    • TensorFlow/MXNet/PyTorch/Caffe
  • 高速インターフェースPCIe 3.0 x4レーン + PCIe 2.1 x1レーン

技術仕様

テクニカル・アイテム仕様
CPUクアッドコアCortex-A76（2.4GHz）＋クアッドコアCortex-A55、NeonおよびFPU
GPUArm Mali-G610 MP4（OpenGL ES3.2、OpenCL 2.2、Vulkan1.2をサポート
エヌピーユーRK NN、TensorFlow、Caffe、TFLite、PyTorch、ONNX NN、Android NNをサポートする6 TOPS NPU
メモリー4GB、8GB、16GB、または32GB 64ビットLPDDR4
ストレージ32GB、64GB、128GB、256GB eMMC 5.1フラッシュストレージ
対応OSDebian 11、Android 11、Ubuntu 22.04、Armbian 23.07
電源DC5V
ビデオコーデック8Kp60ビデオデコーディング（H.264/H.265/VP9）
8Kp30ビデオエンコーディング（H.264/H.265）
ディスプレイHDMIインターフェース×1、DP/eDPコンボインターフェース×1、HDMIおよびDPは最大7680 x 4320@60 Hz、eDPは最大3840 x 2160@60 Hz
カメラ3x 4レーンまたは5x 2レーン MIPI CSIインターフェース@2.5Gbps/レーン
プロバイダー48M ISP、HDR
ネットワーク10/100/1000 base-t
USB1x USB 3.0（Gen1）、3x USB 2.0
PCIePCIe 3.0 x4 + PCIe 2.1 x1
その他- UART DEBUG x1、UART+フロー制御 x2
- SPI x2
- I2C x4
- CAN x1
- I2S x4
- SD 4.0、SDHOST 4.0、SDIO 3.0
- PWM×3、GPIO×15
コネクタ260ピンSO-DIMMエッジコネクタ、Jetson TX2 NXと互換性あり
OTPサイズ：8K
オプションヒートシンクファン
寸法69.6 mm x 45 mm
温度- 動作時0°C～80°C
- 保管：-20℃～85
相対湿度- 動作中10%〜90%
- ストレージ5%〜95%

機能説明

マイクロプロセッサー

  • クアッドコアのARM Cortex-A76 MPCoreプロセッサとクアッドコアのARM Cortex-A55 MPCoreプロセッサは、いずれも高性能、低消費電力、キャッシュ機能を備えたアプリケーション・プロセッサです。
  • DSU (DynamIQ Shared Unit)は、DynamIQクラスタをサポートするL3メモリシステム、制御ロジック、および外部インタフェースで構成されます。
  • ARMアーキテクチャv8-A命令セットの完全実装、ARM NeonアドバンスドSIMD（単一命令、複数データ）のサポートによるメディアおよび信号処理の高速化
  • ARMv8暗号拡張機能
  • TrustZoneテクノロジー・サポート
  • 各Cortex-A76に64KB L1命令キャッシュ、64KB L1データキャッシュ、512KB L2キャッシュを統合
  • 各Cortex-A55に32KB L1命令キャッシュ、32KB L1データキャッシュ、128KB L2キャッシュを統合
  • クアッドコアCortex-A76とクアッドコアCortex-A55が3MB L3キャッシュを共有
  • CPUコアシステム用に8つの独立したパワードメインがあり、異なるアプリケーションシナリオに基づいて内部電源スイッチと外部電源のオン/オフをサポート：PD_CPU_0：1番目のCortex-A55 + Neon + FPU + L1/L2 I/Dキャッシュ
    • PD_CPU_1: 第2Cortex-A55 + Neon + FPU + L1/L2 I/Dキャッシュ
    • PD_CPU_2: 第3世代Cortex-A55 + Neon + FPU + L1/L2 I/Dキャッシュ
    • PD_CPU_3：第4世代Cortex-A55 + Neon + FPU + L1/L2 I/Dキャッシュ
    • PD_CPU_4: 第1Cortex-A76 + Neon + FPU + L1/L2 I/Dキャッシュ
    • PD_CPU_5: 第2Cortex-A76 + Neon + FPU + L1/L2 I/Dキャッシュ
    • PD_CPU_6: 第3世代Cortex-A76 + Neon + FPU + L1/L2 I/Dキャッシュ
    • PD_CPU_7: 第4世代Cortex-A76 + Neon + FPU + L1/L2 I/Dキャッシュ
  • DVFSをサポートする3つの絶縁電圧ドメイン（1つはA76_0とA76_1、1つはA76_2とA76_3、もう1つはDSUとCortex-A55用

メモリーの構成

  • 内蔵オンチップ・メモリ
    • ブートロム
      • 以下のインターフェイスからのシステムブートをサポートする：
        • SPIインターフェース
        • eMMCインターフェース
        • SD/MMCインターフェース
      • 以下のインターフェイスでシステムコードのダウンロードをサポートする：
        • USB OTGインターフェース
    • VD_LOGICの電圧領域でメモリを共有する
    • 低消費電力アプリケーションのためのVD_PMU内のPMU SRAM
  • 外部オフチップ・メモリ
    • ダイナミック・メモリー・インターフェース
      • JEDEC規格LPDDR4/LPDDR4X/LPDDR5対応
      • 4チャンネル、各チャンネル16ビットのデータ幅をサポート
      • 各チャンネル最大2ランク（チップセレクト）をサポート
      • 最大32GBのアドレス空間
      • SDRAMのパワーダウンやセルフリフレッシュなどの低消費電力モード
    • eMMCインターフェース
      • JEDEC eMMC 5.1およびeMMC 5.0仕様に完全準拠
      • eMMC 4.51およびそれ以前のバージョン仕様に準拠
      • HS400、HS200、DDR50およびレガシー動作モードをサポート
      • 3種類のデータバス幅をサポート：1ビット、4ビット、8ビット
    • SD/MMCインターフェース
      • SD3.0、MMC ver4.51対応
      • データバス幅は4ビット
    • フレキシブル・シリアル・フラッシュ・インターフェース
      • シリアル・フラッシュ・デバイスからのデータ転送をサポート
      • 1ビット、2ビット、4ビットのデータバス幅に対応
      • 2チップセレクト対応

システム c部品

  • MCU（マイクロコントローラーユニット）
    • RK3588内部の3つのCortex-M0 MCU：
      • VD_PMUのMCUは16KBキャッシュと16KB TCMを統合
      • VD_NPUのMCUは16KBキャッシュと64KB TCMを統合
      • PD_CENTER内のMCUは32KBのTCMを統合
    • 統合プログラマブル割り込みコントローラ、CPU用GICに接続されたすべてのIRQラインは、VD_PMU(PMU_M0)およびPD_CENTER(DDR_M0)のMCUにも接続されています。
    • JTAGインターフェースを備えた統合デバッグ・コントローラー
  • CRU（クロック＆リセットユニット）
    • 全クロックを生成する合計18個のPLLをサポート
    • 24MHzクロック入力の発振器1基
    • 個々のコンポーネントのクロックゲーティング制御をサポート
    • チップ全体のグローバル・ソフトリセット制御をサポートし、各コンポーネントの個別ソフトリセットも可能
  • PMU（電源管理ユニット）
    • 異なる周波数、自動クロック・ゲーティング制御、パワー・ドメインのオン／オフ制御により電力を節約する複数の設定可能なワーク・モード
    • 様々なモードで多くのウェイクアップ・ソースを提供
    • 10個の独立した電圧ドメインをサポート
    • 45の独立したパワードメインをサポートし、さまざまなアプリケーションシーンに応じてソフトウェアでパワーアップ/パワーダウンが可能
  • タイマー
    • 64ビットのカウンタと割り込みベースで動作する12個のセキュア・タイマをサポート
    • 64ビットのカウンタと割り込みベースの動作を持つ18個の非セキュア・タイマをサポート
    • 各タイマーのフリーランとユーザー定義カウントの2つの動作モードをサポート
    • タイマーの作業状態をチェック可能
  • PWM
    • 16個のオンチップPWM（PWM0～PWM15）を割り込みベースでサポート
    • プログラマブルなプリスケーリング動作でバスクロックに対応し、さらにスケーリング可能
    • 32ビットタイマ/カウンタ内蔵
    • キャプチャモードをサポート
    • 連続モードまたはワンショットモードをサポート
    • リファレンス・モードを提供し、様々なデューティ・サイクルの波形を出力
    • PWM3、PWM7、PWM11、PWM15のIRアプリケーションに最適化
  • ウォッチドッグ
    • 32ビット・ウォッチドッグ・カウンター
    • カウンタがプリセット値から0までカウントダウンし、タイムアウトの発生を示す。
    • ウォッチドッグタイマ(WDT)はタイムアウト発生時に2種類の動作を行うことができます：
      • システムリセットの発生
      • 最初に割り込みを発生させる。2回目のタイムアウトが発生するまでにサービス・ルーチンによってクリアされなければ、システム・リセットを発生させる。
    • CPUとMCUの計5つのウォッチドッグ
  • 割り込みコントローラ
    • RK3588内部の異なるコンポーネントから入力される12個のPPI割り込みソースと480個のSPI割り込みソースをサポート
    • 16のソフトウェアトリガ割り込みをサポート
    • 入力割り込みレベルは固定で、SPIはハイレベルに敏感、PPIはローレベルに敏感
    • 割り込みソースごとに異なる割り込み優先度をサポートし、常にソフトウェアでプログラム可能。
  • ディーエムエーシー
    • マイクロコード・プログラミング・ベースのDMA
    • 散在ギャザー転送を完了するために、リンクされたリストDMA機能がサポートされている
    • メモリ対メモリ、メモリ対ペリフェラル、ペリフェラル対メモリなどのデータ転送タイプをサポート
    • 周辺システム用に合計3つのDMAコントローラを内蔵
    • 各DMACの特徴：
      • 8チャンネルをサポート
      • 32 周辺機器からのハードウェア要求
      • 2 割り込み出力
      • TrustZoneテクノロジーと各DMAチャンネルのプログラマブル・セキュア・ステートをサポート
  • セキュアシステム
    • 2つの暗号エンジンを内蔵
      • リンクリストアイテム（LLI）DMA転送をサポート
      • SHA-1、SHA-256/224、SHA-512/384、MD5、SM3をハードウェアパディングでサポート
      • ハードウェアパディングによるSHA-1、SHA-256、SHA-512、MD5、SM3のHMACをサポート
      • AES-128、AES-192、AES-256暗号化および復号化をサポートします。
      • AES ECB/CBC/OFB/CFB/CTR/CTS/XTS/CCM/GCM/CBC-MAC/CMACモード対応
      • SM4 ECB/CBC/OFB/CFB/CTR/CTS/XTS/CCM/GCM/CBC-MAC/CMACモード対応
      • ECB/CBC/OFB/CFBモードでDESとTDES暗号をサポート
      • RSA/ECC/SM2用に最大4096ビットのPKA数学演算をサポート
      • 乱数生成をサポート
    • キーの安全性を保証するキーラダーをサポート
    • すべてのDDRタイプでデータスクランブルをサポート
    • セキュアOTPをサポート
    • セキュアなデバッグをサポート
    • 安全なDFTテストをサポート
    • セキュアOSをサポート
    • CPUを除いて、SoCの他のマスターも、ソフトウェアでプログラム可能なセキュリティ・モードと非セキュリティ・モードをサポートできます。
    • SoCの一部のスレーブ・コンポーネントはセキュリティ・マスターによってのみアドレス指定でき、その他のスレーブ・コンポーネントはソフトウェア・プログラム可能なセキュリティ・マスターまたは非セキュリティ・マスターによってアドレス指定できる。
    • システムSRAM（共有メモリ）、空間の一部はセキュリティ・モードでのみアドレスされる
    • 外部DDR空間は16のパートに分割でき、各パートは各マスターによって有効になるようにソフトウェアでプログラム可能
  • メールボックス
    • SoCに3つのメールボックスを搭載し、CPUとMCUの通信に対応
    • メールボックスごとに4つのメールボックス・エレメントをサポートし、各エレメントには1つのデータ・ワード、1つのコマンド・ワード・レジスタ、1つの割り込みを表すことができる1つのフラグ・ビットが含まれます。
    • メールボックスが占有されているかどうかを示すために、ソフトウェアが使用する32個のロック・レジスタを提供する。
  • 減圧
    • GZIPファイルの解凍をサポート
    • LZ4フレーム・フォーマットの一般構造とレガシー・フレーム・フォーマットを含む、LZ4ファイルの解凍をサポート。
    • DEFLATE形式でのデータ解凍をサポート
    • ZLIB形式のデータ解凍をサポート
    • LZ4解凍処理におけるHash32チェックのサポート
    • 解凍データのサイズ制限機能をサポートし、解凍処理中にメモリが悪意を持って破壊されるのを防ぐ。

ビデオコーデック

  • ビデオデコーダー
    • MPEG-1、MPEG-2、MPEG-4、H.263、H.264、H.265、VC-1、VP9、VP8、MVC、AV1のリアルタイムビデオデコーダ
    • MMU組み込み
    • マルチ・チャンネル・デコーダーを並列に配置し、解像度を低減
    • H.264 AVC/MVC Main10 L6.0 : 8K@30fps (7680 x 4320)2
    • VP9 Profile0/2 L6.1 : 8K@60fps (7680 x 4320)
    • H.265 HEVC/MVC Main10 L6.1 : 8K@60fps (7680 x 4320)
    • AVS2 Profile0/2 L10.2.6 : 8K@60fps (7680 x 4320)
    • AV1 メインプロファイル 8/10bit L5.3 : 4K@60fps (3840 x 2160)
    • MPEG-2 最大MP : 1080p@60fps (1920 x 1088)
    • MPEG-1 最大 MP : 1080p@60fps (1920 x 1088)
    • APレベル3までのVC-1：1080p@60fps（1920×1088）
    • VP8 バージョン2 : 1080p@60fps (1920 x 1088)
  • ビデオエンコーダ
    • リアルタイムH.265/H.264ビデオエンコーディング
    • 最大8K@30fpsをサポート
    • マルチチャンネル・エンコーダを並列に配置し、分解能を向上

JPEGコーデック

  • JPEGエンコーダー
    • ベースライン（DCTシーケンシャル）
    • エンコーダサイズは96×96～8192×8192（6700万画素）
    • 毎秒最大9000万画素
    • 4つのエンコーダユニットを内蔵
  • JPEGデコーダー
    • デコーダサイズは48×48から65536×65536まで
    • Support YUV400/YUV411/YUV420/YUV422/YUV440/YUV444
    • 最大1080P@280fps、毎秒5億6000万画素をサポート
    • MJPEGをサポート
    • 4つのエンコーダユニットを内蔵

神経プロセスユニット

  • 最大6TOPSの処理性能を持つニューラルネットワーク・アクセラレーション・エンジン
  • トリプルNPUコアを含み、トリプルコアコワーク、デュアルコアコワークをサポートし、独立して動作する。
  • 整数4、整数8、整数16、フロート16、Bfloat16、tf32演算をサポート
  • 384KBx3内部バッファ内蔵
  • マルチタスク、マルチシナリオの並列処理
  • ディープラーニングフレームワークをサポート：TensorFlow、Caffe、TFlite、PyTorch、ONNX NN、Android NNなど。
  • DVFSをサポートする1つの絶縁電圧ドメイン

グラフィックエンジン

  • 3Dグラフィックスエンジン
    • ARM Mali-G610 MP4
    • 高性能OpenGLES 1.1、2.0および3.2、OpenCL 2.2、Vulkan1.2など。
    • 共有階層タイラーを備えた4つのシェーダーコアを内蔵
    • 4x256KBサイズのMMUとL2キャッシュを提供
    • 最新のヴァルホール建築
    • ARMフレームバッファ圧縮（AFBC）1.3
    • 組み込みMCUのシリアルワイヤデバッグをサポート
    • DVFSをサポートする1つの絶縁電圧ドメイン
  • 2Dグラフィックエンジン
    • ソースフォーマットARGB/RGB888/RGB565/YUV420/YUV422/BPP
    • デスティネーションフォーマットARGB/RGB888/RGB565/YUV420/YUV422
    • 最大解像度：8192 x 8192ソース、4096 x 4096デスティネーション
    • ブロック転送と透明化モード
    • カラーフィル、グラデーションフィル、パターンフィル
    • グローバルアルファ、ピクセル単位のアルファ（カラー/アルファチャンネル別）、フェーディングを含むアルファブレンディングモード
    • 1/8から8までの任意の非整数スケーリング比
    • 0、90、180、270度回転、Xミラー、Yミラー、回転操作
    • ROP2、ROP3、ROP4
    • 4k/64kページ・サイズのMMUをサポート
  • 画像補正プロセッサー
    • 画像フォーマット
      • 入力データYUV420/YUV422、セミプレーナー/プレーナー、UVスワップ
      • 出力データYUV420/YUV422、セミプレーナー、UVスワップ、タイルモード
      • 422から420へのYUVダウンサンプリング変換
      • ダイナミックイメージの最大解像度は1920 x 1080
    • デインタレース

ビデオ入力インターフェース

  • MIPIインターフェース
    • 2つのMIPI DC (DPHY/CPHY) コンボPHY
      • DPHYまたはCPHYの使用をサポート
      • 各MIPI DPHY V2.0、4レーン、4.5Gbps/レーン
      • 各MIPI CPHY V1.1、3レーン、各レーン2.5Gbps
    • 4つのMIPI CSI DPHY
      • 各MIPI DPHY V1.2、2レーン、1レーンあたり2.5Gbps
      • 2つのDPHYを1つの4レーンにまとめることをサポート
    • カメラ入力の組み合わせをサポート
      • 2 MIPI DCPHY + 4 MIPI CSI DPHY (2レーン)、合計6台のカメラ入力をサポート
      • 2 MIPI DCPHY + 1 MIPI CSI DPHY (4レーン) + 2 MIPI CSI DPHY (2レーン)、合計5台のカメラ入力をサポート
      • 2 MIPI DCPHY + 2 MIPI CSI DPHY (4レーン)、合計4台のカメラ入力をサポート
ピン #ピン名信号の説明ディレクションピン・タイプ
10CSI0_CLK_Nカメラ、CSI 0クロックインプットMIPI D-PHY
12CSI0_CLK_Pカメラ、CSI 0クロックインプットMIPI D-PHY
4CSI0_D0_Nカメラ、CSI 0 データ 0インプットMIPI D-PHY
6CSI0_D0_Pカメラ、CSI 0 データ 0+インプットMIPI D-PHY
16CSI0_D1_Nカメラ、CSI 0 データ 1インプットMIPI D-PHY
18CSI0_D1_Pカメラ、CSI 0 データ 1+インプットMIPI D-PHY
9CSI1_CLK_Nカメラ、CSI 1クロックインプットMIPI D-PHY
11CSI1_CLK_Pカメラ、CSI 1クロックインプットMIPI D-PHY
3CSI1_D0_Nカメラ、CSI 1 データ 0インプットMIPI D-PHY
5CSI1_D0_Pカメラ、CSI 1 データ 0+インプットMIPI D-PHY
15CSI1_D1_Nカメラ、CSI 1 データインプットMIPI D-PHY
17CSI1_D1_Pカメラ、CSI 1 データ 1+インプットMIPI D-PHY
28CSI2_CLK_Nカメラ、CSI 2クロックインプットMIPI D-PHY
30CSI2_CLK_Pカメラ、CSI 2クロックインプットMIPI D-PHY
22CSI2_D0_Nカメラ、CSI 2 データ 0インプットMIPI D-PHY
24CSI2_D0_Pカメラ、CSI 2 データ 0 以上インプットMIPI D-PHY
34CSI2_D1_Nカメラ、CSI 2 データ 1インプットMIPI D-PHY
36CSI2_D1_Pカメラ、CSI 2 データ 1+インプットMIPI D-PHY
27CSI3_CLK_Nカメラ、CSI 3クロックインプットMIPI D-PHY
29CSI3_CLK_Pカメラ、CSI 3クロックインプットMIPI D-PHY
21CSI3_D0_Nカメラ、CSI 3 データ 0インプットMIPI D-PHY
23CSI3_D0_Pカメラ、CSI 3 データ 0 以上インプットMIPI D-PHY
33CSI3_D1_Nカメラ、CSI 3 データ 1インプットMIPI D-PHY
35CSI3_D1_Pカメラ、CSI 3 データ 1+インプットMIPI D-PHY
52CSI4_CLK_Nカメラ、CSI 4クロックインプットMIPI D-PHY
54CSI4_CLK_Pカメラ、CSI 4クロックインプットMIPI D-PHY
46CSI4_D0_Nカメラ、CSI 4 データ 0インプットMIPI D-PHY
48CSI4_D0_Pカメラ、CSI 4 データ 0 以上インプットMIPI D-PHY
58CSI4_D1_Nカメラ、CSI 4 データ 1インプットMIPI D-PHY
60CSI4_D1_Pカメラ、CSI 4 データ 1+インプットMIPI D-PHY
40CSI4_D2_Nカメラ、CSI 4 データ 2インプットMIPI D-PHY
42CSI4_D2_Pカメラ、CSI 4 データ 2+インプットMIPI D-PHY
64CSI4_D3_Nカメラ、CSI 4 データ 3インプットMIPI D-PHY
66CSI4_D3_Pカメラ、CSI 4 データ 3+インプットMIPI D-PHY
表 1.CSIピンの説明

ピン #ピン名信号の説明ディレクションピン・タイプ
213CAM_I2C_SCLカメラI2Cクロック。モジュールの3.3 Vに2.2kΩプルアップ。ビディールオープンドレイン - 3.3V
215CAM_I2C_SDAカメラI2Cデータ。モジュールの3.3Vに2.2kΩプルアップ。ビディールオープンドレイン - 3.3V
116CAM0_MCLKカメラ0基準クロック出力CMOS - 1.8V
114CAM0_PWDNカメラ0 パワーダウンまたはGPIO出力CMOS - 1.8V
122CAM1_MCLKカメラ1基準クロック出力CMOS - 1.8V
120CAM1_PWDNカメラ 1 パワーダウンまたは GPIO出力CMOS - 1.8V
表 2.カメラ制御ピンの説明
  • DVPインターフェース
    • 1つの8/10/12/16ビット標準DVPインターフェース、最大150 MHzの入力データ
    • BT.601/BT.656およびBT.1120 VIインターフェースをサポート
    • pixel_clk、hsync、vsyncの極性をサポートする。
  • HDMI RXインターフェース
    • シングルポートHDMI 2.0 RX PHY、4レーン、サイドバンドチャンネルなし
    • HDMI 2.0モードでのデータレートのサポート
      • 6 Gbpsから3.4 Gbpsにダウン
    • HDMI 1.4モードでのデータレートのサポート
      • 3.4 Gbps～250 Mbps
    • HDMI 2.0ビデオフォーマット
      • RGB/YCbCr4:4:4またはYCbCr4:2:2で2160p@60HzをサポートするTMDSスクランブラー
      • YCbCr 4:2:0をサポートし、より低いHDMIリンク速度で2160p@60Hzを可能にします。
    • HDMI 1.4bビデオフォーマット
      • 1080p@120HzまでのすべてのCEA-861-Eビデオフォーマット
      • HDMI 1.4b 4K x 2Kビデオフォーマット（3840 x 2160p@24 Hz/25 Hz/30 Hzおよび4096 x 2160p@24 Hz）
      • 最大340 MHz（TMDSクロック）のHDMI 1.4b 3Dビデオモード
    • HDCP2.3およびHDCP1.4をサポート

画像信号プロセッサ

  • ビデオキャプチャ（VICAP）
    • BT601、BT656、BT1120をサポート
    • MIPI CSI/DSIの6インターフェイスの受信をサポート、各インターフェイスに最大4つのIDを設定可能
    • 5つのCSIデータフォーマットをサポート：raw8/10/12/14, yuv422
    • HDRの3つのモードをサポート：バーチャル・チャンネル・モード、識別コード・モード、ライン・カウンター・モード
    • ISP0/1までのRAWデータをサポート
  • 最大入力
    • 48M: 8064 x 6048@15 デュアルISP
    • 32M: 6528 x 4898@30 デュアルISP
    • 16M：4672×3504@30シングルISP
  • 3A：AE/ヒストグラム、AF、AWB統計出力を含む
  • FPN固定パターンノイズ除去
  • BLC：ブラックレベル補正
  • DPCC静的/動的欠陥画素クラスタ補正
  • PDAF：位相差オートフォーカス
  • LSC：レンズシェーディング補正
  • Bayer-2DNR：空間ベイヤー・ロー・デノイジング
  • ベイヤー-3DNR：時間的ベイヤー-生ノイズ除去
  • CAC：色収差補正
  • HDR：ハイダイナミックレンジへの3フレームマージ
  • DRC：HDRダイナミックレンジ圧縮、トーンマッピング
  • GICグリーン・アンバランスの是正
  • デバイヤー色収差補正付きアドバンスト・アダプティブ・デモザイク
  • CCM/CSM：カラーコレクションマトリクス；RGB2YUVなど
  • ガンマガンマ補正
  • デヘイズ/エンハンス：自動デヘイズとエフェクトエンハンス
  • 3DLUT: お客様のための3D-Lutカラーパレット
  • LDCH：レンズディストーションは水平方向のみ
  • YUV-2DNR: 空間YUVノイズ除去
  • シャープ画像のシャープ化と境界フィルタリング
  • CMSK：プライバシーマスク
  • GAIN：画像のローカルゲイン
  • マルチセンサー再利用ISPをサポート
  • フィッシュアイ補正（FEC）
    • 入力モードとデータ形式
      • 対応ラスター：YUV422SP、YUV422I、YUV420SP
    • 出力モードとデータ形式
      • ラスター：yuv422sp、yuv422i、yuv420sp
      • FBCEYUV422SP, YUV420SP
    • 16×8、32×16の2つの密度をサポート
    • 最大4倍のリダクションファクターに対応
    • 解像度 128 x 128~4095 x 4095
    • Y補間：バイキュービック; C補間：バイライナー

表示インターフェース

  • HDMI TXインターフェース
    • 1つのHDMI TXをサポート
    • 各インターフェースで1/2/4レーンをサポート
    • すべてのデータレートをサポート：3、6、8、10、12 Gbps
    • 最大7680 x 4320@60 Hzをサポート
    • サポートRGB/YUV（最大10ビット）フォーマット
    • DSC 1.2aをサポート
    • HDCP2.3対応
  • DP/eDP TXインターフェース
    • 1つのDP/eDPコンボ・インターフェースをサポート
    • 各インターフェースで1/2/4レーンをサポート
    • 1.62Gbps、2.7Gbps、5.4Gbps、8.1GbpsのDPに対応
    • 1.62Gbps、2.7Gbps、5.4GbpsのeDPをサポート
    • 最大7680 x 4320@60Hz（DP）、8192 x 4320@30Hz（eDP）をサポート
    • DPのRGB/YUV（最大10ビット）フォーマットをサポート
    • RGB、YCbCr 4:4:4、YCbCr 4:2:2、およびeDP用8/10ビット・コンポーネント・ビデオ・フォーマットをサポート。
    • DPのシングル・ストリーム・トランスポート（SST）をサポート
    • HDCP2.3/HDCP1.3（DP）、HDCP1.3（eDP）をサポート
  • MIPI DSIインターフェース
    • 2つのMIPI DPHY 2.0インターフェースをサポート
    • 4データレーンをサポートし、1レーンあたりの最大データレートは4.5Gbps
    • 最大解像度4K@60Hzをサポート
    • デュアルMIPIディスプレイをサポート：左右モード
    • サポートRGB（最大10ビット）フォーマット
    • サポートDSC 1.1/1.2a
  • BT.1120ビデオ出力インターフェース
    • 最大1920 x 1080@60 Hzをサポート
    • サポートRGB（最大8ビット）フォーマット
    • 最大150 MHzのデータレート
ピン #ピン名信号の説明ディレクションピン・タイプ
76DSI_CLK_NDSIクロック出力MIPI D-PHY
78DSI_CLK_PDSIクロック出力MIPI D-PHY
70DSI_D0_NDSI データ 0出力MIPI D-PHY
72DSI_D0_PDSIデータ 0+出力MIPI D-PHY
82DSI_D1_NDSIデータ1出力MIPI D-PHY
84DSI_D1_PDSIデータ 1+出力MIPI D-PHY
表 3.DSIピンの説明

ピン #ピン 名称信号の説明ディレクションピン・タイプ
39DP0_TXD0_Nディスプレイ・ポート 0 レーン 0出力DP/eDP
41DP0_TXD0_Pディスプレイ・ポート 0 レーン 0+出力DP/eDP
45DP0_TXD1_Nディスプレイ・ポート 0 レーン 1出力DP/eDP
47DP0_TXD1_Pディスプレイ・ポート 0 レーン 1+出力DP/eDP
51DP0_TXD2_Nディスプレイポート0レーン2出力DP/eDP
53DP0_TXD2_Pディスプレイポート0レーン2出力DP/eDP
57DP0_TXD3_Nディスプレイポート0レーン3出力DP/eDP
59DP0_TXD3_Pディスプレイポート0レーン3出力DP/eDP
90DP0_AUX_Nディスプレイポート0 AuxビディールDP/eDP
92DP0_AUX_Pディスプレイポート0 Aux+ビディールDP/eDP
88DP0_HPDディスプレイポート0ホットプラグ検出インプットオープンドレイン - 1.8V
63DP1_TXD0_NHDMIレーン2出力HDMI
65DP1_TXD0_PHDMIレーン2出力HDMI
69DP1_TXD1_NHDMIレーン1出力HDMI
71DP1_TXD1_PHDMIレーン1出力HDMI
75DP1_TXD2_NHDMI レーン 0出力HDMI
77DP1_TXD2_PHDMIレーン 0+出力HDMI
81DP1_TXD3_NHDMI クロック・レーン出力HDMI
83DP1_TXD3_PHDMI Clkレーン出力HDMI
98DP1_AUX_NHDMI DDC SDAビディールオープンドレイン、3.3V
100DP1_AUX_PHDMI DDC SCL出力オープンドレイン、3.3V
96DP1_HPDHDMIホットプラグ検出インプットオープンドレイン - 1.8V
94HDMI_ CECHDMI CECビディールオープンドレイン - 3.3V
表 4.DP/eDP/HDMI ピンの説明

ビデオ出力プロセッサー

  • ビデオポート
    • ビデオポート0、最大出力解像度：7680 x 4320@60 Hz
    • ビデオポート1、最大出力解像度：4096 x 2304@60 Hz
    • ビデオポート2、最大出力解像度：4096 x 2304@60 Hz
    • ビデオポート3、最大出力解像度：1920 x 1080@60 Hz
  • クラスタ 0/1/2/3
    • 最大入出力解像度 4096 x 2304
    • AFBCDを支援する
    • サポートRGB/YUV/YUYVフォーマット
    • スケールアップ/ダウン比4〜1/4をサポート
    • サポート・ローテーション
  • エスマート 0/1/2/3
    • 最大入出力解像度 4096 x 2304
    • サポートRGB/YUV/YUYVフォーマット
    • スケールアップ/ダウン比8~1/8をサポート
    • 4地域をサポート
    • オーバーレイ
      • 最大8レイヤーのオーバーレイをサポート：4クラスター/4エスマート
      • RGB/YUVドメインオーバーレイをサポート
  • ポストプロセス
    • HDR
      • HDR10/HDR HLG
      • HDR2SDR/SDR2HDR
    • 3D-LUT/P2I/CSC/BCSH/ディザ/CABC/ガンマ/カラーバー
  • 返事を書く
    • フォーマットARGB8888/RGB888/RGB565/YUV420
    • 最大解像度1920 x 1080

オーディオ・インターフェース

  • I2S0/I2S1 8チャンネル
    • 最大8チャンネルTXおよび8チャンネルRXパス
    • 16ビットから32ビットまでのオーディオ解像度
    • 最大192KHzのサンプルレート
    • ソフトウェアで設定可能なマスター/スレーブ作業モードを提供
    • サポート3 I2Sフォーマット（ノーマル、左寄せ、右寄せ）
    • 4つのPCMフォーマットをサポート（early、late1、late2、late3）
    • TDMノーマル、1/2サイクル左シフト、1サイクル左シフト、2サイクル左シフト、右シフト・モードのシリアル・オーディオ・データ転送に対応
    • I2S、PCM、TDMモードは同時使用不可
  • I2S2/I22チャンネルのS3
    • TXパス最大2チャンネル、RXパス最大2チャンネル
    • 16ビットから32ビットまでのオーディオ解像度
    • 最大192KHzのサンプルレート
    • ソフトウェアで設定可能なマスター/スレーブ作業モードを提供
    • サポート3 I2Sフォーマット（ノーマル、左寄せ、右寄せ）
    • 4つのPCMフォーマットをサポート（early、late1、late2、late3）
    • I2SとPCMの同時使用は不可
  • SPDIF0/SPDIF1
    • 2つの16ビット・オーディオ・データを1つの32ビット幅の場所に一緒に保存可能
    • バイフェーズ・フォーマットのステレオ・オーディオ・データ出力をサポート
    • 32ビット幅のサンプル・データ・バッファで16～31ビットのオーディオ・データの左詰めまたは右詰めをサポート
    • リニアPCMモードで16、20、24ビットのオーディオデータ転送をサポート
    • ノンリニアPCM転送をサポート
  • PDM0/PDM1
    • 最大8チャンネル
    • 16ビットから24ビットまでのオーディオ解像度
    • 最大192KHzのサンプルレート
    • PDMマスター受信モードをサポート
  • デジタル・オーディオ・コーデック
    • 2チャンネルのデジタルDACをサポート
    • サポート I2S/PCMインターフェース、マスター/スレーブ・モード
    • 16ビットのサンプル解像度をサポート
    • 各デジタルDACチャンネルの3つのミキシングモードをサポート
    • ボリュームコントロールをサポート
  • VAD（ボイス・アクティビティ・ディテクション）
    • 音声データの読み込みをサポート2S/PDM
    • 音声振幅の検出をサポート
    • マルチマイクアレイのデータ保存をサポート
    • レベル複合割り込みをサポート
ピン #ピン名信号の説明ディレクションピン・タイプ
199I2S0_SCLKI2Sオーディオ・ポート0クロックビディールCMOS - 1.8V
197I2S0_FSI2Sオーディオポート0左/右クロックビディールCMOS - 1.8V
193I2S0_DOUTI2Sオーディオ・ポート0データ出力出力CMOS - 1.8V
195I2S0_DINI2S オーディオ・ポート 0 データ入力インプットCMOS - 1.8V
226I2S1_SCLKI2Sオーディオポート1クロックビディールCMOS - 1.8V
224I2S1_FSI2Sオーディオ・ポート1 左/右クロックビディールCMOS - 1.8V
220I2S1_DOUTI2Sオーディオ・ポート1データ出力出力CMOS - 1.8V
222I2S1_DINI2S オーディオ・ポート 1 データ入力インプットCMOS - 1.8V
124I2S2_DOUTI2Sオーディオ・ポート2データ出力ビディールCMOS - 1.8V
126I2S2_DINI2Sオーディオ・ポート2データ入力ビディールCMOS - 1.8V
127I2S2_FSI2Sオーディオ・ポート2 左/右クロックインプットCMOS - 1.8V
128I2S2_SCLKI2Sオーディオ・ポート2クロックビディールCMOS - 1.8V
112I2S3_DINI2S オーディオ・ポート 3 データ入力ビディールCMOS - 1.8V
218I2S3_DOUTI2Sオーディオ・ポート3データ出力ビディールCMOS - 1.8V
130I2S3_FSI2Sオーディオ・ポート3 左/右クロックビディールCMOS - 1.8V
212I2S3_SCLKI2S オーディオ・ポート 3 クロックビディールCMOS - 1.8V
表5.I2S オーディオピンの説明

コネクティビティ

  • SDIOインターフェース
    • SDIO3.0プロトコルに対応
    • 4ビット・データ・バス幅
ピン #ピン名信号の説明ディレクションピン・タイプ
229SDMMC_CLKSDカードまたはSDIOクロック出力cmos - 1.8V/3.3V
227SDMMC_CMDSDカードまたはSDIOコマンドビディールcmos - 1.8V/3.3V
219SDMMC_DAT0SDカードまたはSDIOデータ0ビディールcmos - 1.8V/3.3V
221SDMMC_DAT1SDカードまたはSDIOデータ1ビディールcmos - 1.8V/3.3V
223SDMMC_DAT2SDカードまたはSDIOデータ 2ビディールcmos - 1.8V/3.3V
225SDMMC_DAT3SDカードまたはSDIOデータ 3ビディールcmos - 1.8V/3.3V
表 6.SDIO ピンの説明
  • GMAC 10/100/1000Mイーサネット・コントローラ
    • 2台のイーサネット・コントローラをサポート
    • RGMIIインターフェースで10/100/1000Mbpsデータ転送レートをサポート
    • RMIIインターフェースで10/100Mbpsデータ転送レートをサポート
    • 全二重と半二重の両方をサポート
ピン #ピン名信号の説明ディレクションピン・タイプ
184GBE_MDI0_NGbE トランスフォーマー データ 0ビディールMDI
186GBE_MDI0_PGbEトランス・データ 0+ビディールMDI
190GBE_MDI1_NGbEトランスフォーマーデータ1ビディールMDI
192GBE_MDI1_PGbEトランスフォーマー・データ 1+ビディールMDI
196GBE_MDI2_NGbEトランスフォーマーデータ2ビディールMDI
198GBE_MDI2_PGbEトランスフォーマー・データ2ビディールMDI
202GBE_MDI3_NGbEトランスフォーマーデータ3ビディールMDI
204GBE_MDI3_PGbEトランスフォーマー・データ3ビディールMDI
188GBE_LED_LINKイーサネットリンクLED（緑）出力–
194GBE_LED_ACTイーサネット・アクティビティLED（黄色）出力–
表 7.ギガビット・イーサネット・ピンの説明
  • USB 3.0
    • DP TXと組み合わせる2つのUSB 3.0 OTGインターフェイスを内蔵（USB3OTG_0およびUSB3OTG_1）
    • Combo PIPE PHY2 (USB3OTG_2) と組み合わせるUSB 3.0ホスト・インターフェースを1つ内蔵
    • 対応スペック
      • ユニバーサル・シリアル・バス3.0仕様、リビジョン1.0
      • ユニバーサル・シリアル・バス仕様、リビジョン2.0（USB3OTG_2を除く）
      • ユニバーサルシリアルバス用eXtensibleホストコントローラインタフェース（xHCI）、リビジョン1.1
    • 制御/バルク（ストリームを含む）/割り込み/アイソクロナス転送をサポート
    • USB 3.0のINとOUTの同時転送、最大8Gbpsの帯域幅
    • ディスクリプタのキャッシングとデータのプリフェッチは、高レイテンシシステムにおけるシステムパフォーマンスの向上に使用される。
    • USB 2.0のLPMプロトコル（USB3OTG_2を除く）およびUSB 3.0のU0、U1、U2、U3ステート
    • USB 3.0デバイスの特徴
      • 最大10個のINエンドポイント（コントロール・エンドポイント0を含む
      • 最大6つのOUTエンドポイント（コントロール・エンドポイント0を含む
      • 各エンドポイントに1つずつ、最大16個のエンドポイント転送リソース
      • 複数のアプリケーションに対応する柔軟なエンドポイント設定／USBセット設定モード
      • ハードウェアがERDYとバーストを処理
      • コントローラが自動的にデータ移動を開始するストリームベースのバルクエンドポイント
      • データ・バッファに等時性データを持つ等時性エンドポイント
      • バッファ割り込みモデレーション、複数転送、アイソクロナス、コントロール、散在バッファリングをサポートする豊富な機能を備えた柔軟なディスクリプタ
    • USB 3.0 xHCIホスト機能
      • 最大64台のデバイスをサポート
      • 1つのインターラプタをサポート
      • 1つのUSB 2.0ポート（USB3OTG_2を除く）と1つのSuper-Speedポートをサポートします。
      • 標準またはオープンソースのxHCIおよびクラスドライバをサポート
    • USB 3.0デュアルロールデバイス（DRD）の特徴
      • 静的デバイスの動作
      • 静的ホスト操作
      • USB 3.0/USB 2.0 OTG IDに基づくAデバイスとBデバイス、USB3OTG_2はUSB 3.0のみをサポートします。
      • 非サポート USB 3.0/USB 2.0 OTGセッション・リクエスト・プロトコル（SRP）、ホスト・ネゴシエーション・プロトコル（HNP）、ロール・スワップ・プロトコル（RSP）
    • その他の特徴
      • USB 2.0 PHYがバッテリー充電検出をサポート
      • USB3OTG_0とUSB3OTG_1は、USB Type-CとDP Alt Modeをサポートします。
      • USB3OTG_2 PHYがPCIEとSATAに対応
ピン #ピン名信号の説明ディレクションピン・タイプ
161USBSS_RX_NUSB SS Receive- (USB 3.0 Ctrl #0)インプットUSB SS PHY
163USBSS_RX_PUSB SS Receive+ (USB 3.0 Ctrl #0)インプットUSB SS PHY
166USBSS_TX_NUSB SS送信- (USB 3.0 Ctrl #0)出力USB SS PHY
168USBSS_TX_PUSB SS Transmit+ (USB 3.0 Ctrl #0)出力USB SS PHY
表 8.USB 3.0 GEN1 ピンの説明
  • USB 2.0ホスト
    • USB 2.0仕様に対応
    • 2台のUSB 2.0ホストをサポート
    • 高速（480Mbps）、フルスピード（12Mbps）、低速（1.5Mbps）モードに対応
    • 拡張ホストコントローラインタフェース仕様（EHCI）リビジョン1.0対応
    • Open Host Controller Interface Specification（OHCI）リビジョン1.0a対応
ピン #ピン名信号の説明ディレクションピン・タイプ
109USB0_D_NUSB2.0 ポート 0 データビディールUSB PHY
111USB0_D_PUSB2.0 ポート 0 データビディールUSB PHY
115USB1_D_NUSB 2.0 ポート 1 データビディールUSB PHY
117USB1_D_PUSB 2.0ポート1 データビディールUSB PHY
121USB2_D_NUSB 2.0ポート 2データビディールUSB PHY
123USB2_D_PUSB 2.0ポート2 データビディールUSB PHY
表 9.USB 2.0 ピンの説明
  • コンボパイプPHYインターフェース
    • PCIe 2.1/SATA3.0/USB3.0コントローラで3つのコンボPIPE PHYをサポート
  • Combo PIPE PHY0 は、以下のいずれかのインタフェースをサポートする：
    • SATA
    • PCIe 2.1
  • Combo PIPE PHY1 は、以下のインターフェースのいずれかをサポートする：
    • SATA
    • PCIe 2.1
  • Combo PIPE PHY2 は、以下のインターフェースのいずれかをサポートする：
    • SATA
    • PCIe 2.1
    • USB 3.0
  • PCIe 2.1インターフェース
    • PCI Express Base Specification Revision 2.1対応
    • 各PCIe 2.1インターフェースに1レーンをサポート
    • ルート・コンプレックス（RC）のみをサポート
    • 5Gbpsのデータレートをサポート
ピン #ピン名信号の説明ディレクションピン・タイプ
167PCIE1_RX0_NPCIe #1 受信 0- (PCIe Ctrl #2 レーン 0)インプットPCIe PHY
169PCIE1_RX0_PPCIe #1 受信 0+ (PCIe Ctrl #2 レーン 0)インプットPCIe PHY
172PCIE1_TX0_NPCIe #1 送信 0- (PCIe Ctrl #2 レーン 0)出力PCIe PHY
174PCIE1_TX0_PPCIe #1 送信 0+ (PCIe Ctrl #2 レーン 0)出力PCIe PHY
183PCIE1_RST*PCIe #1 リセット (PCIe Ctrl #2)。モジュールの 3.3V への 4.7kΩ プルアップ。出力オープンドレイン - 3.3V
182PCIE1_CLKREQPCIe #1 クロック要求 (PCIe Ctrl #2)。モジュール上の 3.3V への 47kΩ プルアップ。ビディールオープンドレイン - 3.3V
173PCIE1_CLK_NPCIe #1リファレンスクロック- (PCIe Ctrl #2)出力PCIe PHY
175PCIE1_CLK_PPCIe #1 リファレンスクロック+ (PCIe Ctrl #2)出力PCIe PHY
179PCIE_WAKE*PCIe ウェイク。モジュール上の 3.3V への 47kΩ プルアップ。インプットオープンドレイン - 3.3V
表 10.PCIE 2.1 ピンの説明
  • SATAインターフェース
    • シリアルATA 3.1およびAHCIリビジョン1.3.1に対応
    • サポートeSATA
    • 各SATAインターフェースに1ポートをサポート
    • 6Gbpsのデータレートをサポート
  • PCIe 3.0 インターフェース
    • PCI Express Base Specification Revision 3.0対応
    • デュアルオペレーションモードをサポート：ルートコンプレックス（RC）とエンドポイント（EP）
    • 対応データレート2.5 Gbps（PCIe 1.1）、5 Gbps（PCIe 2.1）、8 Gbps（PCIe 3.0）
    • 1x4レーン、2x2レーン、4x1レーン、1x2レーン+2x1レーンの集約と分岐をサポート
ピン #ピン名信号の説明ディレクションピン・タイプ
131PCIE0_RX0_NPCIe #0 受信 0- (PCIe Ctrl #0 レーン 0)インプットPCIe PHY
133PCIE0_RX0_PPCIe #0 受信 0+ (PCIe Ctrl #0 レーン 0)インプットPCIe PHY
137PCIE0_RX1_NPCIe #0 受信 1- (PCIe Ctrl #0 レーン 1)インプットPCIe PHY
139PCIE0_RX1_PPCIe #0 受信 1+ (PCIe Ctrl #0 レーン 1)インプットPCIe PHY
134PCIE0_TX0_NPCIe #0 送信 0- (PCIe Ctrl #0 レーン 0)出力PCIe PHY
136PCIE0_TX0_PPCIe #0 送信 0+ (PCIe Ctrl #0 レーン 0)出力PCIe PHY
140PCIE0_TX1_NPCIe #0 送信 1- PCIe Ctrl #0 レーン 1)出力PCIe PHY
142PCIE0_TX1_PPCIe #0 送信 1+ (PCIe Ctrl #0 レーン 1)出力PCIe PHY
181PCIE0_RST*PCIe #0 リセット (PCIe Ctrl #0)。モジュール上の 3.3V への 4.7kΩ プルアップ。ビディールオープンドレイン - 3.3V
180PCIE0_CLKREQPCIe #0 クロック要求 (PCIe Ctrl #0)。モジュール上の 3.3V への 47kΩ プルアップ。ビディールオープンドレイン - 3.3V
179PCIE_WAKE*PCIe ウェイク。モジュール上の 3.3V への 47kΩ プルアップ。インプットオープンドレイン - 3.3V
160PCIE0_CLK_NPCIe #0 リファレンスクロック出力PCIe PHY
162PCIE0_CLK_PPCIe #0リファレンス・クロック＋（プラス出力PCIe PHY
表 11.PCIE 3.0 ピンの説明
  • SPIインターフェース
    • 5つのSPIコントローラ（SPI0～SPI4）をサポート
    • 2つのチップセレクト出力をサポート
    • シリアル・マスターおよびシリアル・スレーブ・モードをサポート。
ピン #ピン名信号の説明ディレクションピン・タイプ
91SPI0_SCKSPI 0 クロックビディールCMOS - 1.8V
89SPI0_MOSISPI 0 マスター・アウト／スレーブ・インビディールCMOS - 1.8V
93SPI0_MISOSPI 0 マスター・イン/スレーブ・アウトビディールCMOS - 1.8V
95SPI0_CS0*SPI 0 チップ・セレクト 0ビディールCMOS - 1.8V
97SPI0_CS1*SPI 0 チップ・セレクト 1ビディールCMOS - 1.8V
106SPI1_SCKSPI 1 クロックビディールCMOS - 1.8V
104SPI1_MOSISPI 1 マスター・アウト/スレーブ・インビディールCMOS - 1.8V
108SPI1_MISOSPI 1 マスター・イン/スレーブ・アウトビディールCMOS - 1.8V
110SPI1_CS0*SPI 1 チップ・セレクト 0ビディールCMOS - 1.8V
表 12.SPIピンの説明
  • I2Cマスターコントローラー
    • サポート9 I2Cマスター（I2C0-I2C8)
    • 7ビットおよび10ビットのアドレスモードをサポート
    • ソフトウェアでプログラム可能なクロック周波数
    • Iのデータ2Cバスの転送速度は、標準モードで最大100Kbps、高速モードで最大400Kbps。
ピン #ピン名信号の説明ディレクションピン・タイプ
185I2C0_SCL一般的な I2C 0 クロック。モジュール上の3.3Vへの2.2kΩプルアップ。ビディールオープンドレイン - 3.3V
187I2C0_SDA一般 I2C 0 データ。モジュールの3.3Vに2.2kΩプルアップ。ビディールオープンドレイン - 3.3V
189I2C1_SCL一般的な I2C 1 クロック。モジュールの3.3Vに2.2kΩプルアップ。ビディールオープンドレイン - 3.3V
191I2C1_SDA一般 I2C 1 データ。モジュールの3.3Vに2.2kΩプルアップ。ビディールオープンドレイン - 3.3V
232I2C2_SCL一般的な I2C 2 クロック。モジュールの1.8Vに2.2kΩプルアップ。ビディールオープンドレイン - 1.8V
234I2C2_SDA一般的な I2C 2 データ。モジュールの1.8Vに2.2kΩプルアップ。ビディールオープンドレイン - 1.8V
213CAM_I2C_SCLカメラI2Cクロック。モジュールの3.3Vに2.2kΩプルアップ。ビディールオープンドレイン - 3.3V
215CAM_I2C_SDAカメラI2Cデータ。モジュールの3.3Vに2.2kΩプルアップ。ビディールオープンドレイン - 3.3V
表13.I2Cピンの説明
  • UARTインターフェース
    • 10個のUARTインターフェースをサポート（UART0～UART9）
    • TXおよびRX動作用にそれぞれ2つの64バイトFIFOを内蔵
    • 5ビット、6ビット、7ビット、8ビットのシリアルデータの送受信に対応
    • スタート、ストップ、パリティなどの標準的な非同期通信ビット
    • UART動作用の異なる入力クロックをサポートし、最大4Mbpsのボーレートを実現
    • すべてのUARTインターフェースで自動フロー制御モードをサポート
ピン #ピン名信号の説明ディレクションピン・タイプ
99UART0_TXDUART #0 送信出力CMOS - 1.8V
101UART0_RXDUART #0 受信インプットCMOS - 1.8V
103UART0_RTS*UART #0 送信要求出力CMOS - 1.8V
105UART0_CTS*UART #0 送信クリアインプットCMOS - 1.8V
203UART1_TXDUART #1 送信出力CMOS - 1.8V
205UART1_RXDUART #1 受信インプットCMOS - 1.8V
207UART1_RTS*UART #1 送信要求出力CMOS - 1.8V
209UART1_CTS*UART #1 送信クリアインプットCMOS - 1.8V
236UART2_TXDUART #2 送信出力CMOS - 1.8V
238UART2_RXDUART #2 受信インプットCMOS - 1.8V
表 14.UART ピンの説明
  • CANバス
    • 3つのCANバスをサポート
    • CAN 2.0Bプロトコルをサポート
    • CAN標準フレームの送受信をサポート
    • CAN拡張フレームの送受信をサポート
    • データフレーム、リモートフレーム、オーバーロードフレーム、エラーフレーム、フレームインターバルの送受信に対応
ピン #ピン名信号の説明ディレクションピン・タイプ
145CAN_TXCAN PHY出力CMOS - 3.3V
143CAN_RXCAN PHYインプットCMOS - 3.3V
表 15.CANピンの説明

その他

  • 複数のGPIOグループ
    • すべてのGPIOは、割り込みを生成するために使用することができます。
    • レベルトリガおよびエッジトリガ割り込みをサポート
    • 設定可能なレベルトリガ割り込みの極性をサポート
    • 設定可能な立ち上がりエッジ、立ち下がりエッジ、両エッジ・トリガー割り込みをサポート
    • 設定可能なプル方向（弱いプルアップと弱いプルダウン）をサポート
    • 設定可能なドライブ強度をサポート
ピン #ピン名信号の説明ディレクションピン・タイプ
87GPIO00GPIO #0 または USB 0 VBUS イネーブル #0ビディールCMOS - 1.8V
118GPIO01GPIO #1または汎用クロックビディールCMOS - 1.8V
124GPIO02GPIO #2ビディールCMOS - 1.8V
126GPIO03GPIO #3ビディールCMOS - 1.8V
127GPIO04GPIO #4ビディールCMOS - 1.8V
128GPIO05GPIO #5ビディールCMOS - 1.8V
130GPIO06GPIO #6ビディールCMOS - 1.8V
206GPIO07GPIO #7またはパルス幅変調器ビディールCMOS - 1.8V
208GPIO08GPIO #8またはファンタコビディールCMOS - 1.8V
211GPIO09GPIO #9またはオーディオコーデック・マスタークロックビディールCMOS - 1.8V
212GPIO10GPIO #10ビディールCMOS - 1.8V
216GPIO11GPIO #11または汎用クロックビディールCMOS - 1.8V
218GPIO12GPIO #12またはパルス幅変調器ビディールCMOS - 1.8V
228GPIO13GPIO #13またはパルス幅変調器ビディールCMOS - 1.8V
230GPIO14GPIO #14またはパルス幅変調器ビディールCMOS - 1.8V
表 16.GPIOピンの説明
  • 温度センサー（TS-ADC）
    • ユーザー定義モードと自動モードをサポート
    • ユーザー定義モードでは、start_of_conversionは完全にソフトウェアで制御でき、ハードウェアで生成することもできる。
    • 自動モードでは、アラーム（高温/低温）割り込みの温度を設定できます。
    • 自動モードでは、システムリセットの温度を設定できます。
    • 最大7チャンネルのTS-ADCをサポート、各チャンネルの温度基準は設定可能
    • -40~125℃の温度範囲と1℃の温度分解能
  • 逐次近似レジスタADC（SAR ADC）
    • 12ビット分解能
    • 最大1MS/sのサンプリング・レート
    • シングルエンド入力8チャンネル
  • OTP
    • 32Kビットアドレス空間をサポートし、それ以上の4Kビットアドレス空間は非セキュアな部分である。
    • セキュアモデルでワードマスクの読み取りとプログラムをサポート
    • 最大32ビットのOTPプログラム動作をサポート
    • 最大16ワードのOTP読み取り操作をサポート
    • プログラムおよび読み取り状態の読み取りが可能
    • プログラム失敗アドレス記録
  • パッケージタイプ
    • FCBGA1088L（本体：23mm×23mm、ボールサイズ：0.36mm、ボールピッチ：0.65mm）

電力とシステム管理

電力とシステム管理

VINは、モジュールが接続するように設計されたキャリアボードから供給されなければならない。すべてのインターフェースはモジュール電圧レールを基準としており、追加のI/O電圧をモジュールに供給する必要はありません。

ピン #ピン名信号の説明ディレクションピン・タイプ
251
252
253
254
255
256
257
258
259
260		VDD_IN主電源 - PMICおよびその他のレジスタに供給インプット5.0V
235PMIC_BBATPMIC バッテリー・バックアップ。オプションでリアルタイムクロック（RTC）のバックアップ電源として使用。キャリアボードのリチウム電池またはスーパーキャパシタに接続します。PMICはキャップまたはコイン電池を充電しているときに供給されます。システムが電源から切り離されているときは、スーパーキャパシタまたはコインセルが電源となります。ビディール1.65V-5.5V
233シャットダウン要求キャリアボードからシャットダウンを要求するためにモジュールによって使用される。モジュールの 4.7 kΩ で VDD_IN_5V にプルアップする。出力アナログ - 5.0V
237POWER_ENモジュールのオン/オフ信号：ハイレベル・オン、ローレベル・オフ。コンバータ・ロジックを介してモジュール PMIC EN0 に接続。
POWER_EN はモジュール上のシュミット・トリガー・バッファに配線される。PMICには45kΩのプルアップがある。		インプットCMOS - 5.0V
239SYS_RESET*モジュール・リセット。キャリアボードによってローレベルに駆動されると、モジュールにリセットされる。モジュールの電源シーケンスが完了したときにモジュールによってHighに駆動されると、キャリアボードの電源イネーブルとして使用される。モジュールとキャリア・ボードの電源間の適切な電源オン／オフ・シーケンスを確保するために使用される。モジュールの 10 kΩ 抵抗で 1.8 V にプルアップする。ビディールオープン・ドレイン
- 1.8V
178MOD_SLEEP*モジュールのスリープ。アクティブ（Low）のとき、モジュールがスリープ（SC7）モードになったことを示す。出力CMOS - 3.3V
210CLK_32K_OUTスリープ/サスペンドクロック出力CMOS - 1.8V
214force_recovery*フォースリカバリーストラップピンインプットCMOS - 1.8V
240スリープ/ウェイクGPIOとして設定され、システムがスリープ・モードに入るか、スリープ・モードから出るかを示すためにオプションで使用される。インプットCMOS - 5.0V
表 17.電源およびシステム制御ピンの説明

ピーエムシー

パワー・マネージメント・コントローラ（PMC）のパワー・マネージメント機能は、高速動作と超低消費電力のスタンバイ状態の両方を可能にします。PMCは主に、SoCがさまざまな低消費電力モードに移行/移行する際の電圧遷移を制御します。また、専用の電源/クロック要求信号や、さまざまなソースからのウェイク・イベント（例えば、SPI、I2C、RTC、USB）で、ディープスリープ状態からシステムをウェイクアップさせることができる。PMCは、アイドル・モジュールの積極的なパワー・ゲーティング機能を可能にし、スリープおよびディープ・スリープ・モード中に定義された状態を維持し、パワー・ドメインを制御するための特定のロジックを集積しています。

リセット

If you assert reset, Core 3588E and onboard storage will be reset. This signal is also used for baseboard power sequencing.

PMIC_BBAT

オプションのバックアップ・バッテリーを VCC_RTC モジュール入力に接続することで、VIN が存在しないときにモジュール RTC を維持することができる。このピンはオンボードPMICに直接接続される。オプションで接続できるバックアップ・セルの種類の詳細は、PMIC製造元のデータ・シートに記載されています。バックアップ・セルがPMICに接続されると、RTCはその内容を保持し、バックアップ・セルを充電するよう に設定することができる。RTCの精度は標準的な室温でのみ2秒/日です。
このピンには以下のバックアップ・セルを接続することができる：

  • スーパーキャパシタ（金キャップ、二層電解）
  • 標準コンデンサ（タンタル）
  • 充電式リチウムマンガン電池

バックアップ・セルは、2.5Vから3.5Vの範囲の電圧を供給しなければならない。

電源シーケンス

Core 3588E is required to be powered on and off in a known sequence. Sequencing is determined through a set of control signals; the SYS_RESET* signal (when deasserted) is used to indicate when the carrier board can power on. The following sections provide an overview of the power sequencing steps between the carrier board and Core 3588E. Core 3588E and the product carrier board must be power sequenced properly to avoid potential damage to components on either the module or the carrier board system.

パワーアップ

During power-up, the carrier board must wait until the signal SYS_RESET* is deasserted from Core 3588E before enabling its power; Core 3588E deasserts the SYS_RESET* signal to enable the complete system to boot.

パワーダウン

シャットダウン・イベントは、モジュールまたはベースボードのどちらかによってトリガすることができますが、シャットダウン・イベントは常にベースボードによって処理されます。そのため、ベースボードは POWER_EN をデアサートし、モジュールのシャットダウン電源シーケンスを開始します。熱、ソフトウェア、または低電圧イベントの場合にモジュールがシャットダウンイベントを要求する必要がある場合、モジュールは SHUTDOWN_REQ*をアサートします。ベースボードがSHUTDOWN_REQ*の低下を確認したら、できるだけ早くPOWER_ENのアサート を解除する必要があります。
POWER_EN がディアサートされると、モジュールは SYS_RESET* をアサートし、ベースボードはシャットダウンする。SoC 3.3 V I/Oは、SYS_RESET*がアサートされてから最大1.5 ms後に0.5 V以下にならなければならない。SoC 1.8 V I/Oは、SYS_RESET*がアサートされてから最大4 ms後に0.5 V以下にならなければならない。

ブロック図

図3.Core 3588Eのブロック図

ピンの定義

以下の表は、Core 3588Eのピン定義の一覧です。Jetson TX2 NXおよびJetson Orin Nanoとのピン比較については、このファイルを参照してください。 CORE3588E_Pin_Jetson TX2 NXおよびJetson Orin Nanoとの機能比較.

コア3588Eの機能ピン番号ピン番号コア3588Eの機能
GND_112GND_2
CSI1_D0_N34CSI0_D0_N
CSI1_D0_P56CSI0_D0_P
GND_378GND_4
CSI1_CLK_N910CSI0_CLK_N
CSI1_CLK_P1112CSI0_CLK_P
GND_51314GND_6
CSI1_D1_N1516CSI0_D1_N
CSI1_D1_P1718CSI0_D1_P
GND_71920GND_8
CSI3_D0_N2122CSI2_D0_N
CSI3_D0_P2324CSI2_D0_P
GND_92526GND_10
CSI3_CLK_N2728CSI2_CLK_N
CSI3_CLK_P2930CSI2_CLK_P
GND_113132GND_12
CSI3_D1_N3334CSI2_D1_N
CSI3_D1_P3536CSI2_D1_P
GND_133738GND_14
DP0_TXD0_N3940CSI4_D2_N
DP0_TXD0_P4142CSI4_D2_P
GND_154344GND_16
DP0_TXD1_N4546CSI4_D0_N
DP0_TXD1_P4748CSI4_D0_P
GND_174950GND_18
DP0_TXD2_N5152CSI4_CLK_N
DP0_TXD2_P5354CSI4_CLK_P
GND_195556GND_20
DP0_TXD3_N5758CSI4_D1_N
DP0_TXD3_P5960CSI4_D1_P
GND_216162GND_22
DP1_TXD0_N6364CSI4_D3_N
DP1_TXD0_P6566CSI4_D3_P
GND_236768GND_24
DP1_TXD1_N6970DSI_D0_N
DP1_TXD1_P7172DSI_D0_P
GND_257374GND_26
DP1_TXD2_N7576DSI_CLK_N
DP1_TXD2_P7778DSI_CLK_P
GND_277980GND_28
DP1_TXD3_N8182DSI_D1_N
DP1_TXD3_P8384DSI_D1_P
GND_298586GND_30
GPIO008788DP0_HPD
SPI0_MOSI8990DP0_AUX_N
SPI0_SCK9192DP0_AUX_P
SPI0_MISO9394HDMI_CEC
SPI0_CS09596DP1_HPD
SPI0_CS19798DP1_AUX_N
UART0_TXD99100DP1_AUX_P
UART0_RXD101102GND_31
UART0_RTS103104SPI1_MOSI
UART0_CTS105106SPI1_SCK
GND_32107108SPI1_MISO
USB0_D_N109110SPI1_CS0
USB0_D_P111112I2S3_DIN
GND_33113114CAM0_PWDN
USB1_D_N115116CAM0_MCLK
USB1_D_P117118GPIO01
GND_34119120CAM1_PWDN
USB2_D_N121122CAM1_MCLK
USB2_D_P123124I2S2_DOUT
GND_35125126I2S2_DIN
I2S2_FS127128I2S2_SCLK
GND_36129130I2S3_FS
PCIE0_RX0_N131132GND_37
PCIE0_RX0_P133134PCIE0_TX0_N
GND_38135136PCIE0_TX0_P
PCIE0_RX1_N137138GND_39
PCIE0_RX1_P139140PCIE0_TX1_N
GND_40141142PCIE0_TX1_P
CAN_RX143144GND_41
CAN_TX145146GND_42
GND_43147148PCIE0_TX2_N
PCIE0_RX2_N149150PCIE0_TX2_P
PCIE0_RX2_P151152GND_44
GND_45153154PCIE0_TX3_N
PCIE0_RX3_N155156PCIE0_TX3_P
PCIE0_RX3_P157158GND_46
GND_47159160PCIE0_CLK_N
USBSS_RX_N161162PCIE0_CLK_P
USBSS_RX_P163164GND_48
GND_49165166USBSS_TX_N
PCIE1_RX0_N167168USBSS_TX_P
PCIE1_RX0_P169170GND_50
GND_51171172PCIE1_TX0_N
PCIE1_CLK_N173174PCIE1_TX0_P
PCIE1_CLK_P175176GND_52
GND_53177178MOD_SLEEP
PCIE_WAKE179180PCIE0_CLKREQ
PCIE0_RST181182PCIE1_CLKREQ
PCIE1_RST183184GBE_MDI0_N
I2C0_SCL185186GBE_MDI0_P
I2C0_SDA187188GBE_LED_LINK
I2C1_SCL189190GBE_MDI1_N
I2C1_SDA191192GBE_MDI1_P
I2S0_DOUT193194GBE_LED_ACT
I2S0_DIN195196GBE_MDI2_N
I2S0_FS197198GBE_MDI2_P
I2S0_SCLK199200GND_54
GND_55201202GBE_MDI3_N
UART1_TXD203204GBE_MDI3_P
UART1_RXD205206GPIO07
UART1_RTS207208GPIO08
UART1_CTS209210CLK_32K_OUT
GPIO09211212I2S3_SCLK
CAM_I2C_SCL213214FORCE_RECOVERY
CAM_I2C_SDA215216GPIO11
GND_56217218I2S3_DOUT
SDMMC_DAT0219220I2S1_DOUT
SDMMC_DAT1221222I2S1_DIN
SDMMC_DAT2223224I2S1_FS
SDMMC_DAT3225226I2S1_SCLK
SDMMC_CMD227228GPIO13
SDMMC_CLK229230GPIO14
GND_57231232I2C2_SCL
シャットダウン要求233234I2C2_SDA
PMIC_BBAT235236UART2_TXD
POWER_EN237238UART2_RXD
SYS_RESET239240スリープ/ウェイク
GND_58241242GND_59
GND_60243244GND_61
GND_62245246GND_63
GND_64247248GND_65
GND_66249250GND_67
VDD_IN_1251252VDD_IN_2
VDD_IN_3253254VDD_IN_4
VDD_IN_5255256VDD_IN_6
VDD_IN_7257258VDD_IN_8
VDD_IN_9259260VDD_IN_10

テクニカルサポート

Mixtileのテクニカルサポートチームがお客様のご質問にお答えします。下記の方法でお問い合わせください。

この記事は役に立ちましたか？
はい いいえ

関連記事

サポートが必要ですか？

お探しの答えが見つかりませんか？
サポート